ปัญหาสำคัญ
คำอธิบาย
ปัญหานี้มีผลต่อผลิตภัณฑ์ DDR2, DDR3, LPDDR2 และ RLDRAM II
เมื่อสร้างอินเทอร์เฟซหน่วยความจําภายนอกสําหรับArria V หรืออุปกรณ์ V Cyclone กระบวนการเจนเนอเรชั่นอาจล้มเหลว หากคุณไม่ได้ติดตั้งฐานข้อมูลอุปกรณ์ Stratix V ไว้
ความละเอียด
วิธีแก้ปัญหาสําหรับปัญหานี้คือเพื่อให้แน่ใจว่าStratix มีการติดตั้งฐานข้อมูลอุปกรณ์ V ก่อนที่จะพยายามสร้าง อินเตอร์เฟซหน่วยความจําภายนอก
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต