ID บทความ: 000085675 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/11/2011

ความถี่ LVDS ไม่ถูกต้องในการคอมไพล์ Quartus II สําหรับฟังก์ชันเมกะคอร์ POS-PHY ระดับ 4

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    สําหรับอัตราข้อมูลส่วนใหญ่ ความถี่ LVDS ที่ รายงานซอฟต์แวร์ Quartus II หลังการคอมไพล์ในกําหนดเวลาตามกําหนดเวลาของ Quartus II ตัววิเคราะห์ภายใต้ส่วน นาฬิกา ไม่ถูกต้อง แม้ ว่า สําหรับอัตราข้อมูลบางส่วน (800 Mbps, 1000 Mbps, 1250 Mbps) ความถี่ที่คํานวณได้ ถูกต้อง

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ใช้เฉพาะ 800-Mbps, 1,000-Mbps หรืออัตราข้อมูล 1,250-Mbps

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้