ID บทความ: 000085664 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 04/03/2015

ฉันสามารถตั้งค่าพอร์ตtest_inของ Arria II, Cyclone IV และคอร์ IP Stratix IV PCI Express เป็น 0s ทั้งหมดได้หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

สําหรับการทํางานปกติ คุณไม่สามารถตั้งค่าพอร์ตtest_inเป็น 0s ทั้งหมดได้

โปรดตั้งค่าอินพุตtest_inต่อไปนี้เป็น 1:
bit[3] = โหมดFPGA
bit[5] = เมื่อตั้งค่า จะป้องกันไม่ให้ LTSSM เข้าสู่โหมดการปฏิบัติตามกฎระเบียบ
bit[7] = ปิดใช้งานการต่อรองสถานะพลังงานต่ํา

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Cyclone® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้