ทําไมจํานวนพิน I/O ที่ระบุไว้ในคู่มือ Stratix V, Arria V และ Cyclone...

คำอธิบาย

คู่มือ Stratix® V, Arria® V และ Cyclone® V ระบุจํานวน I/O (GPIO) อเนกประสงค์ทั้งหมดที่มีอยู่สําหรับตัวแปรอุปกรณ์ที่กําหนด ตัวเลขนี้ไม่รวมถึงจํานวน I/O ตัวรับส่งสัญญาณที่มีอยู่

ซอฟต์แวร์การออกแบบ Quartus® II แต่รวมถึง I/O ตัวรับส่งสัญญาณพร้อมกับ GPIO จํานวน I/O ของผู้ใช้ทั้งหมดสําหรับตัวแปรอุปกรณ์แต่ละตัว

ตระกูลอุปกรณ์เหล่านี้นําเสนอในการกําหนดค่าหลายรูปแบบโดยที่จํานวน I/O วัตถุประสงค์ทั่วไปเท่ากัน แต่จํานวน I/O ของตัวรับส่งสัญญาณจะแตกต่างกันไปขึ้นอยู่กับจํานวนตัวรับส่งสัญญาณในตัวแปรอุปกรณ์นั้นๆ ขอแนะนําให้ใช้ซอฟต์แวร์ Quartus II เพื่อถอดรหัสจํานวน I/O ทั้งหมดที่มีอยู่ในอุปกรณ์ รวมถึง I/O ตัวรับส่งสัญญาณ

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® V GX FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์