ปัญหาสำคัญ
ในคอนโทรลเลอร์ DDR3 SDRAM ที่มีฟังก์ชัน ALTMEMPHY IP MegaCore® เวอร์ชั่น 11.0 และก่อนหน้า ความล้มเหลวของ DDR3 ODT สามารถเกิดขึ้นได้ในการจําลองกับ Denali
การกําหนดค่าที่ได้รับผลกระทบ
ปัญหานี้มีผลต่อการกําหนดค่า DDR3 ด้วย DIMM ที่ไม่ได้บัฟเฟอร์, DIMM หลายตัว, เปิดใช้งาน ODT และจํานวนช่องเสียบที่มากกว่า 1
ผลกระทบด้านการออกแบบ
ปัญหานี้อาจส่งผลให้เกิดข้อผิดพลาดในการจําลอง และอาจส่งผลให้ข้อมูลเกิดความเสียหายในฮาร์ดแวร์ได้
สถานะโซลูชัน
ปัญหานี้ได้รับการแก้ไขในคอนโทรลเลอร์ DDR3 SDRAM ที่มีฟังก์ชัน ALTMEMPHY IP MegaCore เวอร์ชัน 11.0 SP1
มีวิธีแก้ไขปัญหาที่เป็นไปได้สองวิธีสําหรับปัญหานี้:
ทางเลือกที่ 1: เปิดไฟล์ alt_mem_ddrx_controller_st_top.v และเพิ่ม 1 (clk) ในสมการที่ใช้เพื่อให้ได้CFG_EXTRA_CTL_CLK_RD_TO_WR_DIFF_CHIPและCFG_EXTRA_CTL_CLK_WR_TO_RD_DIFF_CHIPในภาษาท้องถิ่น
ตัวเลือกที่ 2: เปิดไฟล์ที่สร้างขึ้น _alt_mem_ddrx_controller_top.v และเปลี่ยนค่า localparam CFG_READ_ODT_CHIP เป็น 'h0