ID บทความ: 000085525 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ฉันสามารถมีการกําหนดหลายงานไปยังสัญญาณเดียวกันในรายงานกระบวนการ VHDL ได้หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย ใช่ Quartus®ซอฟต์แวร์ II รองรับการบ้านหลายครั้งไปยังสัญญาณเดียวกัน แม้ว่าการมอบหมายครั้งสุดท้ายจะเกิดขึ้นก่อนก็ตาม

อย่างไรก็ตาม หากคุณกําลังคอมไพล์ในซอฟต์แวร์ Quartus 2000.09 หรือต่ํากว่า และไม่ได้ระบุช่วงสัญญาณของคุณอย่างชัดแจ้ง ผลที่ได้อาจไม่สามารถจําลองได้อย่างถูกต้อง

พิจารณารหัสต่อไปนี้:

 
----
signal a : std_logic_vector(7 downto 0);

process(iclock1,reset)
  if (reset='0') then
   a
----

เมื่อ "รีเซ็ต" เป็น '0' แทนที่จะรับ "1100000" สําหรับสัญญาณ "a" การจําลองซอฟต์แวร์ Quartus จะแสดงบิตที่สําคัญที่สุด 2 ตัว (MSB) ตามที่พลิกและแสดงดังต่อไปนี้: "00100011"

หากคุณปรับเปลี่ยน เป็น (7 ถึง 0) การออกแบบจะจําลองอย่างถูกต้อง

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 1.0

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้