อย่างไรก็ตาม หากคุณกําลังคอมไพล์ในซอฟต์แวร์ Quartus 2000.09 หรือต่ํากว่า และไม่ได้ระบุช่วงสัญญาณของคุณอย่างชัดแจ้ง ผลที่ได้อาจไม่สามารถจําลองได้อย่างถูกต้อง
พิจารณารหัสต่อไปนี้:
---- signal a : std_logic_vector(7 downto 0); process(iclock1,reset) if (reset='0') then a ----
เมื่อ "รีเซ็ต" เป็น '0' แทนที่จะรับ "1100000" สําหรับสัญญาณ "a" การจําลองซอฟต์แวร์ Quartus จะแสดงบิตที่สําคัญที่สุด 2 ตัว (MSB) ตามที่พลิกและแสดงดังต่อไปนี้: "00100011"
หากคุณปรับเปลี่ยน เป็น (7 ถึง 0) การออกแบบจะจําลองอย่างถูกต้อง
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 1.0