ID บทความ: 000085518 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/11/2014

ทําไมตัวเลือก "แสดงพิน PCIe Hard Interface" ในตัววางแผนพินสําหรับอุปกรณ์ Cyclone® V GX (5CGXFC5C6U19A7) แสดง PCIe Hard IP เดียวเท่านั้น

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 อัปเดต 4 และใหม่กว่า "แสดงพินอินเทอร์เฟซฮาร์ด PCIe" สําหรับ Cyclone® V GX (5CGXFC5C6U19A7) แสดง PCIe® Hard IP เดียวเท่านั้น

     

    ความละเอียด

    ตัวแปรอุปกรณ์นี้รองรับ Hard PCIe Hard IP สองตัวที่สถานที่ต่อไปนี้

    ตําแหน่ง PCIe HARD IP ที่ 1 AA2/AA1(ตัวรับสัญญาณ), Y4/Y3(ตัวส่ง) nPERSTL1 PIN_R17
    ตําแหน่ง IP PCIe HARD ที่ 2 D4/D3(ตัวรับสัญญาณ), C2/C1(ตัวส่ง) nPERSTL0 PIN_R16

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้