ปัญหาสำคัญ
คำอธิบาย
มีข้อผิดพลาดในการรับสัญญาณ HDL ในพิน Planner ที่สร้างขึ้นจากระดับสูงสุด ไฟล์การออกแบบที่ประกอบด้วยรูปแบบคอนโทรลเลอร์ DDR หรือ DDR2 SDRAM
ไฟล์การออกแบบระดับสูงสุดที่สร้างขึ้นโดย Pin Planner ที่ใช้การออกแบบ ที่มีรูปแบบต่างๆ ของคอนโทรลเลอร์ DDR หรือ DDR2 SDRAM
หากคุณนําเข้าตัววางแผนพินคอนโทรลเลอร์ DDR หรือ DDR2 SDRAM ไฟล์ใน Pin Planner แล้วสร้างไฟล์การออกแบบระดับสูงสุด สําหรับการออกแบบของคุณ มีข้อผิดพลาดด้าน HDL และไม่ได้คอมไพล์ ในซอฟต์แวร์ Quartus II คุณไม่สามารถใช้การออกแบบระดับสูงสุดนี้ ไฟล์สําหรับการวิเคราะห์การมอบหมาย IO
ความละเอียด
ใช้การออกแบบตัวอย่างระดับบนสุดของ IP Toolbench และโดยอัตโนมัติ ข้อจํากัดที่กําหนดเพื่อตรวจสอบพินและงาน IO ของคุณ
ปัญหานี้จะไม่ได้รับการแก้ไข