ซอฟต์แวร์ Quartus® II จะสร้างข้อผิดพลาดนี้อย่างไม่ถูกต้องหากการออกแบบตัวรับส่งสัญญาณ IV GX Stratixมีช่องรับส่งสัญญาณและบล็อก ATX PLL ที่เชื่อมต่อกับบล็อกต่างๆ
บล็อก ATX PLL ในอุปกรณ์ Stratix® IV GX ต้องเชื่อมต่อกับบล็อกการสอบเทียบ (CAL) เพื่อรับกระแสอ้างอิงช่องว่างของแบนด์ ในบางแพ็คเกจอุปกรณ์ จะมีบล็อก CAL สองบล็อกต่อด้าน CAL Block แต่ละตัวจะมีการควบคุมบล็อกตัวรับส่งสัญญาณเฉพาะและบล็อก ATX PLL
ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่นในอนาคต
ในการแก้ไขปัญหาข้อผิดพลาดนี้ ให้ใช้อย่างน้อยหนึ่งช่องสัญญาณตัวรับส่งสัญญาณที่ได้รับการปรับเทียบโดย CAL Block เดียวกันกับ ATX PLL
ตัวอย่างเช่น พิจารณาว่าคุณใช้อุปกรณ์ EP4SGX530NF45 อุปกรณ์นี้มีบล็อกตัวรับส่งสัญญาณ 4 บล็อก และ ATX PLL สองบล็อกต่อด้าน ATX PLL R1 ได้รับการปรับเทียบโดย CAL Block R1 และช่องสัญญาณ GXBR0 และ GXBR1 ได้รับการปรับเทียบโดย CAL Block R0 หากใช้ ATX PLL R1 เพื่อส่งมอบสัญญาณนาฬิกาไปยังช่องสัญญาณส่งที่กําหนดใน GXBR0 หรือ GXBR1 ซอฟต์แวร์ Quartus II จะสร้างข้อผิดพลาด หากต้องการแก้ไขปัญหาข้อผิดพลาดในการคอมไพล์ ให้กําหนดช่องสัญญาณในบล็อกตัวรับส่งสัญญาณ GXBR2 หรือ GXBR3 (บล็อกตัวรับส่งสัญญาณทั้งสองนี้ถูกควบคุมโดย CAL Block R1) คุณสามารถสร้างอินสแตนซ์ตัวรับส่งสัญญาณเพิ่มเติม หรือกําหนดอินสแตนซ์ที่มีอยู่เพื่อใช้บล็อกตัวรับส่งสัญญาณเหล่านี้