ID บทความ: 000085434 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/06/2015

ทําไมอุปกรณ์ Stratix IV ของฉัน ระบบ PCI Express Gen2 จึงไม่สามารถเชื่อมโยงรถไฟได้หลังจากอัปเกรดเป็นซอฟต์แวร์ Quartus II เวอร์ชั่น 14.0 และใหม่กว่า

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.0 และใหม่กว่า อุปกรณ์ Stratix® IV ของคุณ ระบบ PCI Express® Gen2 อาจไม่สามารถเชื่อมโยงรถไฟภายใต้เงื่อนไขต่อไปนี้

    • การสร้างอินสแตนซ์ Gen2 Hard IP ใหม่สําหรับ PCI Express ที่สร้างขึ้นในซอฟต์แวร์ Quartus II เวอร์ชัน 14.0 และใหม่กว่า
    • การอัพเกรด Gen2 Hard IP ที่มีอยู่สําหรับ PCI Express ที่สร้างขึ้นใหม่ในซอฟต์แวร์ Quartus II เวอร์ชัน 14.0 และใหม่กว่า
    • การสร้างอินสแตนซ์ IP Gen2 PIPE PHY ที่สร้างขึ้นในซอฟต์แวร์ Quartus II เวอร์ชัน 14.0 และใหม่กว่า
    • การอัพเกรด Gen2 PIPE PHY IP ที่มีอยู่ที่สร้างขึ้นใหม่ในซอฟต์แวร์ Quartus II เวอร์ชัน 14.0 และใหม่กว่า
    ความละเอียด

    เพื่อแก้ปัญหานี้ คุณสามารถเพิ่มการบ้านต่อไปนี้ไปยังไฟล์การตั้งค่า Quartus ของคุณ ( QSF)

    • set_instance_assignment -name POWER_UP_LEVEL HIGH -to *pllreset_delay_blk0c*
    • set_instance_assignment -name POWER_UP_LEVEL HIGH -to *pcie_sw_sel_delay_blk0c*

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Stratix® IV GT FPGA
    Stratix® IV GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้