ID บทความ: 000085392 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 15/08/2012

ข้อผิดพลาด: ไม่สามารถอ่านไฟล์ได้ "<variation_name>_phy_ddr_timing.tcl": ไม่มีไฟล์หรือไดเรกทอรีดังกล่าวในขณะดําเนินการ "source "<variation_name>_phy_ddr_timing.tcl" (ไฟล์ "<sub-directory>/<variation_name>สาย _phy_ddr_timing.sdc" 33)</variati...

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 9.1 และ 9.1SP1 สคริปต์  sdc ไม่สามารถจัดหาไฟล์ "_phy_ddr_timing.tcl" ในระหว่างการคอมไพล์หากไฟล์ IP สําหรับ ALTMEMPHY หรือ High Performance Controllers สําหรับอินเทอร์เฟซ DDR2 และ DDR3 SDRAM ในอุปกรณ์ Arria® II GX และ Stratix® IV ไม่ได้อยู่ในไดเรกทอรีระดับบนสุดของโครงการ

 

วิธีแก้ไขปัญหาชั่วคราวคือการใส่สําเนาของ _phy_ddr_timing.tcl ในไดเรกทอรีโครงการระดับบนสุด

 

สําหรับคําสั่ง TimeQuest Report DDR ในการทํางาน ให้วางสําเนาของไฟล์ tcl เหล่านี้ไว้ในไดเรกทอรีโครงการระดับบนสุด:

 

1. _phy_ddr_pins.tcl

2. _phy_report_timing.tcl

3. _ phy_report_timing_core.tcl

 

หากคุณสร้าง IP ใหม่ คุณจําเป็นต้องคัดลอกไฟล์ tcl อีกครั้ง คาดว่าปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันที่ใหม่กว่า

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้