ID บทความ: 000085388 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/03/2014

ข้อมูล (332171): ค่าความไม่แน่นอนของสัญญาณนาฬิกาต่อไปนี้น้อยกว่าค่าที่แนะนําที่จะใช้โดยคําสั่ง derive_clock_uncertainty

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

อาจพบข้อความเกี่ยวกับความไม่แน่นอนของสัญญาณนาฬิกาในแอปพลิเคชัน UniPHY IP บางตัว

ข้อมูล (332171): ค่าความไม่แน่นอนของสัญญาณนาฬิกาต่อไปนี้น้อยกว่าค่าที่แนะนําที่จะใช้โดยคําสั่ง derive_clock_uncertainty
ข้อมูล (332172): ตั้งค่าการถ่ายโอนสัญญาณนาฬิกาจาก mem_cq_n[0] (Rise) ไปยัง if0|pll0|pll_afi_clk (Rise) มีความไม่แน่นอน 0.000 ที่น้อยกว่าความไม่แน่นอนที่แนะนํา 0.090

สาเหตุของข้อความเหล่านี้คือในกรณีนี้ ความไม่แน่นอนของสัญญาณนาฬิกาจะไม่สามารถใช้งานได้เนื่องจากรวมอยู่ในการวิเคราะห์เวลาแล้ว

ความละเอียด

ขอแนะนําให้ค้นหาสัญญาณนาฬิกาที่ได้รับผลกระทบในไฟล์ UniPHY IP SDC และตรวจสอบว่าปฏิบัติตามข้อความประเภท :

# ความไม่แน่นอนของสัญญาณนาฬิกาเกิดขึ้นโดย ... พารามิเตอร์ pathjitter

set_clock_uncertainty - จาก [ get_clocks ] 0
set_clock_uncertainty -ไปยัง [ get_clocks ] 0

ข้อความข้อมูลเหล่านี้สามารถละเลยได้อย่างปลอดภัย

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้