ID บทความ: 000085374 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/01/2014

ความถี่ในการทํางานสูงสุดสําหรับอินเทอร์เฟซหน่วยความจําภายนอกที่ใช้ PHY แบบกําหนดเองคือเท่าใด

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย ข้อมูลจําเพาะความถี่เครือข่ายนาฬิกาทั่วโลกสูงสุดที่รองรับคือ 717 MHz สําหรับอุปกรณ์เกรด Stratix® V ที่เร็วที่สุด ดังนั้นความถี่สูงสุดที่ทําได้สําหรับอินเทอร์เฟซหน่วยความจําภายนอกที่กําหนดเองโดยใช้ PHY ที่กําหนดเองและเครือข่ายนาฬิกาทั่วโลกคือ 717MHz
    ความละเอียด

    หากต้องการสร้างอินเทอร์เฟซที่ทํางานที่ความถี่สูงกว่า 717 MHz ให้ใช้คอนโทรลเลอร์หน่วยความจําที่ใช้ UniPHY โดยใช้งานเครือข่ายนาฬิกา PHY (PHYCLK) ซึ่งสามารถทํางานได้สูงสุด 800 MHz

    สําหรับข้อมูลเพิ่มเติมเกี่ยวกับเครือข่าย PHYCLK โปรดดู อินเทอร์เฟซหน่วยความจําภายนอกในบทของอุปกรณ์ V Stratix ในฉบับที่ 2 ของคู่มืออุปกรณ์ Stratix V

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้