คำอธิบาย
ข้อมูลจําเพาะความถี่เครือข่ายนาฬิกาทั่วโลกสูงสุดที่รองรับคือ 717 MHz สําหรับอุปกรณ์เกรด Stratix® V ที่เร็วที่สุด ดังนั้นความถี่สูงสุดที่ทําได้สําหรับอินเทอร์เฟซหน่วยความจําภายนอกที่กําหนดเองโดยใช้ PHY ที่กําหนดเองและเครือข่ายนาฬิกาทั่วโลกคือ 717MHz
ความละเอียด
หากต้องการสร้างอินเทอร์เฟซที่ทํางานที่ความถี่สูงกว่า 717 MHz ให้ใช้คอนโทรลเลอร์หน่วยความจําที่ใช้ UniPHY โดยใช้งานเครือข่ายนาฬิกา PHY (PHYCLK) ซึ่งสามารถทํางานได้สูงสุด 800 MHz
สําหรับข้อมูลเพิ่มเติมเกี่ยวกับเครือข่าย PHYCLK โปรดดู อินเทอร์เฟซหน่วยความจําภายนอกในบทของอุปกรณ์ V Stratix ในฉบับที่ 2 ของคู่มืออุปกรณ์ Stratix V