ID บทความ: 000085355 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/09/2015

ทําไม Hard IP สําหรับ PCI Express ของฉันจึงล้มเหลวเมื่อฉันมีบาร์แอดเดรสที่มีขนาดเล็กกว่า 4 บิต

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหากับซอฟต์แวร์ Quartus® II คุณสามารถสร้างขนาด BAR ที่ไม่ถูกต้องที่มีขนาดเล็กกว่า 16 ไบต์ที่จําเป็นตามที่ระบุโดยข้อมูลจําเพาะ PCI Local Bus Platform Designer จะไม่แสดงข้อความเตือนใดๆ การออกแบบจะไม่ทํางานเนื่องจาก BARs ที่เน้นล้มเหลวในการแจกแจง

    ความละเอียด

    ในการแก้ไขปัญหานี้ ตรวจสอบให้แน่ใจว่า componets ที่เชื่อมต่อใน Platform Designer ส่งผลให้มีขนาด BAR ระหว่าง 16 ไบต์ถึง 2 GB (ขั้นต่ําที่ 4 บิตแอดเดรส)

    นี่ไม่ใช่กําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 16 ผลิตภัณฑ์

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Intel® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Intel® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Intel® Arria® 10 GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้