ปัญหาสำคัญ
ปัญหานี้มีผลต่อผลิตภัณฑ์ DDR2, DDR3 และ LPDDR2
การออกแบบที่กําหนดเป้าหมายอุปกรณ์ Cyclone V ที่มีหน่วยความจํา HPS ทั้งสองตัว
ส่วนต่อประสานและคอนโทรลเลอร์หน่วยความจําแบบแข็งหรือซอฟต์FPGAสามารถพบได้
ข้อผิดพลาดเนื่องจากข้อจํากัดใน pin_assignments.tcl สคริปต์
หากมีการเรียกใช้สคริปต์ HPS pin_assignments.tcl ก่อน
pin_assignments.tclFPGA การบ้าน I/O สําหรับ RZQ พิน
บน HPS สามารถเขียนทับได้ด้วยสคริปต์FPGA ส่งผลให้เกิด
ข้อความแสดงข้อผิดพลาดที่คล้ายกับข้อความต่อไปนี้:
Error (175001): Could not place pin
Info (175028): The pin name: _hps_oct_rzqin
Error (184016): There were not enough single-ended input pin locations available
(5 locations affected)
วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการเปลี่ยน I/O ด้วยตนเอง
การกําหนดมาตรฐานสําหรับพิน HPS RZQ เป็น SSTL-15
CLASS I หลังจากเรียกใช้งานสําหรับ pin_assignments.tcl
อินเตอร์เฟซทั้งสอง
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต