ปัญหาสำคัญ
คำอธิบาย
หากคุณสร้างโมเดล Verilog HDL สําหรับรูปแบบคอร์ IP CPRI ด้วยอัตราข้อมูล 4.915 Gbps ที่กําหนดเป้าหมายอุปกรณ์ Arria II และ ถ่ายโอนข้อมูลผ่านอินเทอร์เฟซเสาอากาศ/ผู้ให้บริการที่เปิดใช้งาน 18 รายการขึ้นไป (ช่องสัญญาณ) แกน IP จะลดข้อมูลลงในช่องสัญญาณที่สิบแปด จำลอง
ความละเอียด
ปัญหานี้ไม่มีวิธีแก้ไขปัญหา หากคุณต้องกําหนดค่ารูปแบบต่างๆ ด้วยอินเตอร์เฟซเสาอากาศ/ผู้ให้บริการ 18 รายการขึ้นไป ให้สร้างและจําลอง รุ่น VHDL แทนที่จะเป็นรุ่น Verilog HDL สําหรับคอร์ CPRI IP เหล่านี้ รูป แบบ