ID บทความ: 000085227 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 17/12/2014

ทําไมฉันจึงสามารถกําหนดความกว้างข้อมูลมากกว่า 32 บิตให้กับ Arria® V Hard Memory Controller

สิ่งแวดล้อม

  • ซอฟต์แวร์ Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    แม้ว่าคู่มือ Arria® V ระบุว่าอุปกรณ์ A1, A3, A5 และ A7 สามารถรองรับคอนโทรลเลอร์ความกว้างสูงสุด 32 บิตบนขอบด้านบนหรือด้านล่าง แต่ซอฟต์แวร์ Quartus® II ช่วยให้คุณปรับใช้คอนโทรลเลอร์ 40 บิตไม่ถูกต้องโดยไม่มีข้อความแสดงข้อผิดพลาด

    ความละเอียด

    โปรดติดตามเอกสารเพื่อตั้งค่าความกว้างข้อมูลสูงสุด 32 บิต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

    Arria® V GT FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้