ID บทความ: 000085220 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ตําแหน่งหน่วยความจําใดๆ ถูกเขียนลงใน DDR3 SDRAM ที่มี ALTMEMPHY ในขั้นตอนการปรับเทียบการเขียนเลือนหรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย ไม่ ฉันn ส่วนของการปรับระดับการเขียนของ DDR3 SDRAM ที่ใช้อัลกอริธึมการปรับเทียบ ALTMEMPHY จะไม่มีการเขียนตําแหน่งหน่วยความจําจริง ALTMEMPHY ให้ DIMM อยู่ใน "โหมดการปรับระดับการเขียน" โดยใช้การลงทะเบียนโหมด ในช่วงเวลานี้ DRAM จะขับเคลื่อนรูปแบบการฝึกอบรมไปยังพิน DQ เพื่อปรับระดับการเขียน เพื่อไม่ให้มีการใช้ตําแหน่งหน่วยความจําจริงในช่วงเวลานี้

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Stratix® II FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้