ID บทความ: 000085210 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมฉันถึงได้รับข้อผิดพลาดในชุดพัฒนาFPGA Stratix III เมื่อพยายามใช้คุณสมบัติ Design Security

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย คุณอาจเห็นไฟ LED "ข้อผิดพลาด" สีแดงส่องสว่างและไฟ LED "CFG_DONE" ไม่ส่องสว่างบนชุดพัฒนา Stratix® III FPGA เมื่อพยายามใช้คุณสมบัติการรักษาความปลอดภัยการออกแบบ เนื่องจากเมื่อใช้การรักษาความปลอดภัยในการออกแบบ มีการตั้งค่าพิน MSEL0 ที่แตกต่างกัน สําหรับบอร์ดเฉพาะนี้มีจัมเปอร์ J13 สําหรับ MSEL0 ที่จะต้องเปิดทิ้งไว้เพื่อให้ MSEL0 สามารถดึงไปที่ VCC ได้ เนื่องจากรูปแบบการกําหนดค่าสําหรับบอร์ดนี้เมื่อใช้ Design Security จะเป็น Fast Passive Parallel (FPP) ที่ใช้อุปกรณ์ MAX® II และแฟลช 512MB คุณจะต้องมีการตั้งค่าพิน MSEL[2:0] ของ 001 หากไม่ได้ใช้ Design Security พิน MSEL[2:0] จะถูกตั้งค่าเป็น 000

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® III FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้