ID บทความ: 000085187 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/02/2013

ทําไมธนาคารตัวรับส่งสัญญาณเพิ่มเติมจึงมีให้บริการในอุปกรณ์ Cyclone V ของฉัน

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ธนาคารตัวรับส่งสัญญาณ Cyclone® V FPGA มีการจัดกลุ่มและตั้งชื่อที่แตกต่างจากอุปกรณ์ Stratix® V หรือ Arria® V

ธนาคารตัวรับส่งสัญญาณ Cyclone V ประกอบด้วยตัวรับส่งสัญญาณ 3 ตัวต่อธนาคาร แทนที่จะเป็น 6 ตัวที่พบในอุปกรณ์ Stratix V และ Arria V การตอกบัตร Cycone V ภายในรวมถึงเครือข่ายนาฬิกา x6 และ xN มีความคล้ายคลึงกับอุปกรณ์ Stratix V และ Arria V ธนาคารตัวรับส่งสัญญาณเพิ่มเติมใน Cyclone V จํากัดด้วยชื่อที่ต่างกันเท่านั้น

Cyclone V Handbook รุ่นก่อนหน้าบางรุ่นอาจแสดงตัวรับส่งสัญญาณ 6 ตัวต่อธนาคาร แต่ไม่ถูกต้องและจะได้รับการอัปเดตในรุ่นในอนาคต  Quartus® II ได้แสดงถึงการเปลี่ยนชื่อนี้ตามที่แสดงไว้ใน Pin Planner, รายงานผลลัพธ์ ฯลฯ และสเปรดชีตพินที่มีอยู่บนเว็บไซต์ Altera ยังแสดงถึงการเปลี่ยนชื่อด้วย

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V FPGA และ SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้