ID บทความ: 000085150 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 27/08/2013

ข้อผิดพลาด: เปิดใช้งานพอร์ตอินพุตของตัวรับสัญญาณ SERDES หรือตัวส่งสัญญาณอะตอม "rx_0" ต้องถูกขับเคลื่อนด้วยพอร์ตเอาต์พุตสัญญาณนาฬิกาของ PLL ที่รวดเร็ว

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ALTLVDS_RXเมกะฟังก์ชันในซอฟต์แวร์ Quartus® II เวอร์ชั่น 10.0 SP1 ตั้งค่าพิน rx_enable เป็น std_logic_vector(0 downto 0) ในโหมด PLL ภายนอกอย่างไม่ถูกต้อง ควรstd_logicผลของซากสคริป

    ความละเอียด

    มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Quartus II เวอร์ชั่น 10.0 SP1 ดาวน์โหลดและติดตั้ง Patch 1.114 จากลิงก์ที่เหมาะสมด้านล่าง

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 10.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® III FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้