เมื่อคุณเชื่อมต่อตัวควบคุมที่ใช้ Master Uniphy กับ Slave Uniphy based controller เพื่อแชร์ PLL และ DLL ในระบบที่สร้างขึ้นโดย SOPC Builder คุณจะพบข้อความแสดงข้อผิดพลาดต่อไปนี้:
ข้อผิดพลาด: {instance_name}: โมดูลมีนาฬิกาที่ไม่สัมพันธ์กันมากเกินไป ({instance_name}.pll_ref_clk, {instance_name}.afi_half_clk_in) อนุญาตให้ใช้นาฬิกาที่ไม่สัมพันธ์กันเพียงหนึ่งครั้งเท่านั้น
ไม่เคยรองรับการแชร์ Uniphy PLL ใน SOPC Builder ใช้ Qsys เพื่อสร้างระบบของคุณ
จนกระทั่งซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.0 คุณสามารถสร้างระบบและเชื่อมต่อสัญญาณ pll_* และ dll_* ด้วยตนเองใน RTL (เนื่องจาก GUI ไม่แสดงสัญญาณเหล่านี้ให้คุณเชื่อมต่อ)
เริ่มจากซอฟต์แวร์ Quartus II เวอร์ชั่น 11.0SP1 ที่เชื่อมต่อสัญญาณด้วยตนเองใน RTL เพื่อแชร์ PLL และ DLL จะไม่ทํางานอีกต่อไป
คุณจะต้องใช้ Qsys เพื่อสร้างระบบที่แชร์ PLL และ DLL ระหว่างคอนโทรลเลอร์หลายตัว