ID บทความ: 000085143 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

การสลับสัญญาณนาฬิกาแบบแมนนวลและการควบคุมด้วยตัวเองทํางานอย่างถูกต้องเมื่อไม่มีสัญญาณนาฬิกาอินพุต PLL ในอุปกรณ์ Cyclone III หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ไม่ การสลับสัญญาณนาฬิกาแบบแมนนวลและการล้างด้วยตนเองทํางานอย่างถูกต้องเมื่ออินพุต PLL รวม 0 และ inclk1 สามารถเปิดปิดอุปกรณ์ Cyclone® III ได้เท่านั้น PLL ต้องการทั้งขอบนาฬิกาที่เป็น inclk0 และ inclk1 เพื่อเปลี่ยนสัญญาณนาฬิกาอินพุตจากนาฬิกาหลักไปยังสัญญาณนาฬิกาสํารอง

ซึ่งมีผลกับตระกูลอุปกรณ์ทั้งหมดที่รองรับการสลับนาฬิกาแบบแมนนวล

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 10 ผลิตภัณฑ์

Cyclone® III FPGA
Cyclone® II FPGA
เอฟพีจีเอ Stratix®
เอฟพีจีเอ Stratix® GX
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้