คำอธิบาย
สัญญาณ tx_cal_busy จะไม่ยืนยันหากการสอบเทียบ ATX PLL เริ่มต้นผ่านอินเทอร์เฟซ Avalon Memory Mapped บน Arria® V GZ และ Stratix®อุปกรณ์ GX/GT V
สัญญาณ tx_cal_busy จะถูกส่งเมื่อมีการสอบเทียบรันไทม์เริ่มต้นเท่านั้น หรือหากคุณรีเซ็ตคอนโทรลเลอร์การกําหนดค่าใหม่
หากต้องการดูว่ากระบวนการสอบเทียบ ATX PLL เสร็จสมบูรณ์หรือไม่ คุณสามารถอ่านรีจิสเตอร์การควบคุมและสถานะของ ATX PLL สถานะที่วุ่นวายคือบิต 8 ของการควบคุมและการลงทะเบียนสถานะที่ออฟเซตแอดเดรส 7'h32
ความละเอียด
ปัญหานี้ได้รับการแก้ไขโดยเริ่มจากคู่มือผู้ใช้คอร์ IP ตัวรับส่งสัญญาณ PHY ซีรีส์ V เวอร์ชัน 14.1