เป็นไปได้ที่จะสร้าง Psuedo-differential I/O ในStratix®ธนาคารด้านอุปกรณ์ II โดยการใช้พิน I/O แบบปลายเดียวสองพิน
Altera®แนะนําให้คุณใช้งานมาตรฐานความแตกต่างของ psuedo โดยใช้คู่พินที่แตกต่างที่มีอยู่ (เช่น LVDS & CLK) เหตุผลก็คือ คู่พินเหล่านี้มีขอบที่บิดแน่นกว่าพิน I/O ปกติที่ไม่แตกต่าง
ผลลัพธ์จะถูกสร้างโดยการกําหนดเส้นทางสัญญาณของคุณไปยังการลงทะเบียนเอาต์พุตสองตัว (หนึ่งตัวในพิน IOE ที่แตกต่างแต่ละอัน) หนึ่งเครื่องจะตอกบัตรนาฬิกาจากสัญญาณนาฬิกาของคุณโดยตรง และอีกเครื่องหนึ่งปิดการผกผันของสัญญาณนาฬิกาของคุณ
โดยทั่วไปการป้อนข้อมูลจะเหมือนกัน คุณจําเป็นต้องใช้คู่พินที่แตกต่าง แต่ใช้อินพุตขั้วบวกเท่านั้น กล่าวอีกนัยหนึ่งจะต้องระบุพินที่ไม่กลับด้านในการออกแบบเท่านั้น พินที่กลับด้านจะถูกสงวนไว้เมื่อมีการกําหนดมาตรฐาน I/O ที่แตกต่าง อินพุตใดๆ จะใช้สัญญาณบวกเท่านั้น และอ้างอิงไปยัง VREF (ซึ่งยังจําเป็น)
