ID บทความ: 000085107 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

เหตุใดavl_readyจึงยกเลิกการให้บริการหลังจากได้รับคําขออ่านหรือเขียน

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อใช้คอนโทรลเลอร์อัตราไตรมาส DDR3 UniPHY คุณอาจสังเกตเห็นว่าavl_readyอยู่ในระดับต่ําตามคําขออ่านหรือเขียนในทันที ซึ่งนําไปสู่ประสิทธิภาพการอ่านและเขียนที่ต่ําโดยคอนโทรลเลอร์

มีปัญหาที่ทราบกันดีเกี่ยวกับคอนโทรลเลอร์อัตราไตรมาสที่คอนโทรลเลอร์ดังกล่าวไม่สามารถใช้งานได้avl_readyทําตามคําสั่งต่อเนื่องที่มีขนาดต่อเนื่องที่ใหญ่กว่าหนึ่งตัว คอนโทรลเลอร์ de-asserts avl_readyสําหรับหนึ่งรอบการถ่วงคิวคําสั่ง Avalon

ความละเอียด

วิธีแก้ไขปัญหาชั่วคราวคือการใช้ขนาดต่อเนื่องเพื่อให้ได้ประสิทธิภาพสูงสุดหรือใช้ขนาดชุดใหญ่ขึ้น เช่น 32 หรือ 64 เพื่อลดผลกระทบของแผงวงจรเดียว

ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 8 ผลิตภัณฑ์

Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® III FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้