ID บทความ: 000085094 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/12/2015

ข้อผิดพลาดที่เป็นไปได้ในการตรวจสอบเมื่อใช้งานการจําลอง PHY แบบนามธรรมด้วย ModelSim และ Tcl

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • การจำลองแบบ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    หากคุณรันการจําลองแบบนามธรรม PHY ด้วย ModelSim และ TCl บางเวอร์ชัน รวมถึงเวอร์ชั่น 8.4.11 ข้อผิดพลาดในการดําเนินการที่คล้ายกับต่อไปนี้อาจเกิดขึ้น:

    # extra characters after close-brace

    # while compiling

    # "lappend files {*}[ findFiles ]

    # "

    # ("foreach" body line 2)

    # while compiling

    # "foreach dir {

    # lappend files {*}[ findFiles ]

    # }"

    # (compiling body of proc "findFiles", line 4)

    # invoked from within

    # "findFiles "../../../../." "altera_emif_nios_forces_abphy.sv" "

    # invoked from within

    # "join [ findFiles "../../../../." "altera_emif_nios_forces_abphy.sv" ] \n "

    # invoked from within

    # "set force_files [ join [ findFiles "../../../../." "altera_emif_nios_forces_abphy.sv"

    ] \n ]"

    # (file "altera_emif_check_abphy_nios_forces.tcl" line 34)

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือทําสิ่งใดสิ่งหนึ่งต่อไปนี้:

    • พิมพ์แหล่งที่มาจากภายในพรอมต์คําสั่ง ModelSim ซึ่งจะใช้ เวอร์ชันที่แตกต่างกันของ Tcl
    • เปลี่ยนเวอร์ชันของ Tcl ที่ใช้เป็นเวอร์ชันอื่น เช่น 8.5.9

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 15.1.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้