ID บทความ: 000085052 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/12/2012

ความแตกต่างของพารามิเตอร์ PCIe HIP เริ่มต้นสําหรับการออกแบบที่สร้างขึ้นก่อน 12.1

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

พารามิเตอร์ PCIe HIP บางตัวถูกตั้งค่าเป็นค่าที่ไม่เหมาะสมหรือไม่ถูกต้อง  สามได้รับการยอมรับในพฤติกรรมของ PCIe HIP ที่เกี่ยวข้องกับ Sw Programmed Function Level Reset (FLR), การทํางานแบบอะตอมและฟิลด์ส่วนหัวรูปแบบเพิ่มเติม  ขบวนที่สี่เกี่ยวข้องกับสัญลักษณ์ K ที่ HIP จะใช้สําหรับโต๊ะทํางาน  การตั้งโต๊ะโดยใช้ตัวละคร SKP จะช่วยให้สามารถเบลอเลน PCIe ได้มากขึ้น

ความละเอียด

ตัวแปร PCIe Stratix® V ที่สร้างขึ้นจาก ตัวจัดการปลั๊กอิน MegaWizard หรือโฟลว์ของระบบ Qsys มีพารามิเตอร์ที่ไม่ปรากฏในอินเทอร์เฟซผู้ใช้ "Stratix V Hard IP สําหรับ PCI Express"  พารามิเตอร์ "ที่ซ่อนอยู่" เหล่านี้ถูกตั้งค่าเป็นค่าเริ่มต้นที่เหมาะสมตามลักษณะเฉพาะของฮาร์ดแวร์หรือการเปลี่ยนจาก ES เป็นซิลิคอนการผลิต

ขอแนะนําให้ใช้ค่าต่อไปนี้:
ค่าสําหรับตัวจัดการปลั๊กอิน MegaWizard:
ข้อมูลการเรียกข้อมูล:
ข้อมูลการเรียกข้อมูล:
ข้อมูลการเรียกข้อมูล:
ข้อมูลการเรียกข้อมูล:

ค่าสําหรับ Qsys:




วิธีอัปเดตค่าเหล่านี้ในตัวแปร PCIe Stratix V ที่สร้างขึ้นด้วยโฟลว์ตัวจัดการปลั๊กอิน MegaWizard:
1) แก้ไขตัวแปร (เช่น Variant.v) ด้วยเครื่องมือแก้ไขข้อความ
2) ค้นหาพารามิเตอร์เพื่อเปลี่ยนในส่วนของ ข้อมูลเรียก:
ตัวอย่างเช่น ในการตั้งค่าskp_eieos_deskwค่าสําหรับdeskew_comma_hwtclพารามิเตอร์

ข้อมูลการเรียกค้น:
3) บันทึกไฟล์ตัวแปร (เช่น Variant.v)
4) เปิดพรอมท์ความคิดเห็นของ qshell และรีเฟรชตัวแปรโดยใช้คําสั่งต่อไปนี้:
qmegawiz -silent variant

วิธีอัปเดตค่าเหล่านี้ในส่วนประกอบ PCIe Stratix V ในระบบ Qsys:
1) แก้ไขตัวแปร (เช่น variant.qsys) ด้วยเครื่องมือแก้ไขข้อความ
2) ค้นหาพารามิเตอร์เพื่อเปลี่ยนในส่วน ตัวอย่างเช่น ในการตั้งค่า skp_eieos_deskw สําหรับพารามิเตอร์
deskew_comma_hwtcl

3) บันทึกไฟล์ qsys (เช่น variant.qsys)
4) เปิดไฟล์ qsys ด้วยเครื่องมือแก้ไข qsys แล้วสร้างไฟล์ใหม่สําหรับการสังเคราะห์และ/หรือการจําลอง

ซึ่งจะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้