ID บทความ: 000085051 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/01/2015

ทําไมคอร์ SerialLite II (SLII) จึงล้มเหลวในการเชื่อมต่อเป็นระยะๆ

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจประสบปัญหาการเชื่อมต่อคอร์ SLII เป็นระยะๆ เมื่อใช้คอร์ SLII ในการออกแบบ

อาจเนื่องจากลําดับการเริ่มต้นไม่ถูกต้องของคอร์ SLII เมื่อมีเพียงคอร์ SLII ที่ใกล้ปลายทางซึ่งมีการกําหนดค่าในขณะที่คอร์ SLII บนฟาร์เอนด์จะไม่ได้รับการกําหนดค่า ตัวรับสัญญาณใกล้อาจได้รับข้อมูลขยะบางส่วนและทําให้กระบวนการฝึกอบรมเสียหาย ดังนั้นลิงก์จึงไม่สามารถทํางานได้

ความละเอียด

โปรดตรวจสอบว่าสัญญาณรีเซ็ตถูกยืนยันหลังจากกําหนดค่าคอร์ SLII บนอุปกรณ์ใกล้และปลายทางไกลเท่านั้น

 

หากคุณยังคงประสบปัญหาการเชื่อมต่อ โปรดดู AN541: คู่มือการดีบักฮาร์ดแวร์ SerialLite II สําหรับรายละเอียดเพิ่มเติม

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้