ID บทความ: 000085045 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/02/2014

Stratix V Hard IP สําหรับ PCI Express รองรับการจําลองแบบ Gen3 เฟส 2 และเฟส 3 หรือไม่

สิ่งแวดล้อม

  • PCI Express*
  • การจำลองแบบ
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    Stratixที่สร้างขึ้นโดยอัตโนมัติ® V Hard IP สําหรับ PCI Express® การทดสอบ Root Port Bus รุ่นฟังก์ชัน (BFM) ข้ามการปรับให้เท่ากันของ Gen3 เฟส 2 และเฟส 3

    หากใช้ Root Port BFM ของบริษัทอื่น ให้ปรับเปลี่ยนเพื่อยุติการปรับสมดุลหลังจากขั้นตอนที่ 0 และขั้นตอนที่ 1
    เสร็จสิ้นแล้ว

    ความละเอียด

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้