ID บทความ: 000085030 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ncelab: *E, CUVPOM (./.vo,<number>|<number>): การเชื่อมต่อกับพอร์ตโมดูลอย่างผิดกฎหมาย ),</number></number>

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ข้อผิดพลาดนี้อาจเกิดขึ้นในตระกูลการจําลอง Cadence NC เมื่อคุณเปิด รักษาลําดับชั้น บนหน้า การจําลอง ของกล่องโต้ตอบ การตั้งค่า ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 4.0

ข้อผิดพลาดนี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus II เวอร์ชั่น 4.1

เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ในเวอร์ชั่น 4.0 จากเมนู การมอบหมาย ให้เลือก การตั้งค่า ในหน้า การจําลอง ให้ปิด รักษาลําดับชั้น  สร้างไฟล์เอาต์พุต Verilog (.vo) ใหม่สําหรับการจําลองระดับเกต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้