ID บทความ: 000084996 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/10/2013

แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Cyclone IV: ปัญหาที่ทราบ

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ปัญหา137246: เวอร์ชั่น 1.5

หากไม่ได้ใช้การเชื่อมต่อ JTAG คุณต้องเชื่อมต่อพิน TCK กับ GND, TDI และ TMS กับ VCCA และปล่อยให้ TDO ไม่มีการเชื่อมต่อ

ปัญหา 77849: เวอร์ชั่น 1.4

อุปกรณ์ Cyclone IV E ไม่มีพินนาฬิกาเฉพาะ CLK0 มีพินนาฬิกาเฉพาะ (CLK[15..1]) สูงสุด 15 พิน

ปัญหา 59732: เวอร์ชั่น 1.4

DATA0 และ DATA1 ถูกระบุว่าเป็น "Bidirectional Open-drain" แต่ไม่ถูกต้องและจะได้รับการแก้ไขเพื่อระบุว่าเป็น "สองทิศทาง" เท่านั้น

ปัญหา382585 เวอร์ชั่น 1.4

หมายเหตุ 2 ไม่ได้ระบุแรงดันไฟฟ้าVCC_CLKINที่มีอยู่ทั้งหมดสําหรับธนาคาร 3B และ 8B  เวอร์ชัน 1.4 แสดงรายการเฉพาะ 2.5V แต่ 1.2V, 1.5V, 1.8V, 2.5V, 3.0V และ 3.3V เป็นแรงดันไฟฟ้าที่รองรับสําหรับVCC_CLKINบนธนาคาร 3B และ 8B

ปัญหา 66844, เวอร์ชั่น 1.4

สําหรับพิน CRC_ERROR หมายเหตุ 24 จะถูกลบออกเนื่องจากไม่มีความสัมพันธ์กับพิน CRC_ERROR

คําอธิบายพินยังได้รับการอัปเดตเพื่อแสดงว่าพิน CRC_ERROR เป็นพินแบบเปิดเสมอหากใช้เป็นพิน CRC_ERROR และไม่ใช่เอาต์พุตเฉพาะซึ่งคุณสามารถเปิดใช้งานพิน CRC_ERROR เป็นรูเปิดในแท็บการตรวจจับCRC_ERRORของกล่องโต้ตอบ ตัวเลือกอุปกรณ์และพิน

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Cyclone® IV E FPGA
Cyclone® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้