ID บทความ: 000084995 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/01/2015

ทําไมพอร์ต TCK จึงควรถูกดึงต่ําแทนค่าสูง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • นาฬิกา
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่ออุปกรณ์ที่มีTMSและTCKที่ดึงมาสูงทั้งสองตัวได้รับการขับเคลื่อนคอนโทรลเลอร์ JTAG TAP ควรอยู่ในฐานหรือสถานะ TEST_LOGIC/RESET อย่างไรก็ตาม ในระหว่างกระบวนการยกระดับพลังงาน การเปลี่ยนจากระดับต่ําที่ไม่มีขุมพลังเป็นระดับสูงที่ใช้พลังงานเกิดขึ้นในช่วงเวลาระหว่าง TMS และTCK ดูรูปภาพที่ 9 ใน AN 122 (การใช้ภาษา Jam สําหรับ ISP ผ่านโปรเซสเซอร์แบบฝัง)

     

    หาก TMS และ TCK เพิ่มขึ้นในระดับสูงในเวลาเดียวกัน หรือหาก TMS เพิ่มขึ้นก่อนหน้านี้ TCKคุณไม่ควรมีปัญหา อย่างไรก็ตาม หาก TCK เพิ่มขึ้นก่อนหน้านี้ TMSคอนโทรลเลอร์ JTAG TAP จะจดจําขอบที่เพิ่มขึ้นบนสัญญาณนาฬิกาของเครื่องสถานะ โดยมี TMS สัญญาณเท่ากับ 0 และจะเปลี่ยนอุปกรณ์ให้อยู่ในสถานะ RUN_TEST/IDLE อุปกรณ์จะยังคงอยู่ในสถานะนี้จนกว่าจะได้รับสัญญาณควบคุมเพิ่มเติมจากพอร์ต JTAG ดังนั้น TCK ควรดึงตัวต้านทาน 1 kOhm ต่ําทั้งสําหรับอุปกรณ์ว่างเปล่าและที่ตั้งโปรแกรมไว้ ดูรูปภาพที่ 4 ใน AN 95 (ความสามารถในการตั้งโปรแกรมในระบบในอุปกรณ์ MAX)

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้