ID บทความ: 000084908 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/09/2012

ทําไมจุดสิ้นสุด PCI Express ของฉันไม่ตอบสนองต่อคําขอ Link Disable จาก root complex

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจประสบปัญหาในการสั่งคอร์ Altera® PCI Express® ไปยังสถานะปิดใช้งานลิงก์ เมื่อกําหนดค่าเป็นปลายทาง  คอร์ PCI Express อาจส่งข้อความ TS1 ที่ตัดทอน (ความยาวไม่ถูกต้อง) ระหว่างการเปลี่ยนไปใช้ Electrical Idle

ในการจําลอง Root Port BFM ของคุณอาจส่งเกี่ยวกับ "ข้อผิดพลาดความยาวชุดคําสั่ง TS"

ความละเอียด

การแก้ไขปัญหาในเวลานี้คือการหลีกเลี่ยงการใช้คุณสมบัติเพิ่มเติมนี้

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Arria® II GX FPGA
Cyclone® IV GX FPGA
Stratix® IV GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้