ID บทความ: 000084892 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 03/12/2012

ทําไมสัญญาณ "pfl_flash_access_request" ในเมกะฟังก์ชัน Parallel Flash Loader (PFL) จึงไม่ได้ถูกถอดออกเมื่อฉันพยายามกําหนดค่าอุปกรณ์ Stratix V ES ผ่านรูปแบบการกําหนดค่า Fast Passive Parallel (FPP)

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    หากคุณกําลังกําหนดค่าอุปกรณ์ Stratix® V ES ด้วย PFL ผ่านรูปแบบการกําหนดค่า FPP โดยใช้ซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0 SP1 หรือ 12.0 SP2 คุณจะเห็นว่าสัญญาณ "pfl_flash_access_request" ในเมกะฟังก์ชัน PFL จะถูกยืนยันเมื่อเริ่มเข้าถึงอุปกรณ์แฟลช แต่จะไม่ยืนยันหลังจากการกําหนดค่าFPGAเสร็จสิ้น

    ความละเอียด

    ซึ่งได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 12.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® V FPGA
    MAX® V CPLD
    Stratix® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้