ID บทความ: 000084887 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมหน่วยความจําที่ป้อนเข้ามาของฉันจึงมีรูปแบบการอ่าน-ระหว่างการเขียนที่ไม่คาดคิดขณะใช้งาน Logic Cells

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.1 และใหม่กว่า หน่วยความจําที่อนุมานจากโค้ด HDL อาจมีรูปแบบการอ่านระหว่างการเขียนที่ไม่ถูกต้องหากมีการแปลงจาก RAM เป็นเซลล์ลอจิก หน่วยความจําอาจถูกแปลงหากเปิดใช้ตัวเลือกการแปลง Auto RAM เป็น Logic Cell

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ให้ปิดตัวเลือกการแปลง Auto RAM เป็น Logic Cell

    INferred RAM อาจยังคงถูกนําไปใช้ในเซลล์ลอจิกได้ด้วยการตั้งค่าramstyleคุณลักษณะการสังเคราะห์เป็นlogic

    สําหรับรายละเอียดเพิ่มเติมเกี่ยวกับ ramstyle คุณลักษณะ โปรดดูบทที่ Quartus II Integrated Synthesis ใน Quartus II Handbook

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 29 ผลิตภัณฑ์

    Cyclone® V GT FPGA
    Cyclone® III FPGA
    Stratix® V GX FPGA
    Cyclone® IV GX FPGA
    Cyclone® II FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Stratix® II GX FPGA
    Stratix® II FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    เอฟพีจีเอ Stratix®
    เอฟพีจีเอ Stratix® GX
    Arria® GX FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® IV E FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® FPGA
    Cyclone® III LS FPGA
    Stratix® IV E FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้