ทําไมชุดพัฒนา PCIe...

สิ่งแวดล้อม

ทรัพย์สินทางปัญญาเอฟพีจีเอ

PCI Express*

คำอธิบาย เนื่องจากปัญหาเกี่ยวกับ BIOS และระบบปฏิบัติการบางตัว โดยเฉพาะ CentOS 6 ลิงก์จะไม่สามารถแจกแจงAltera® Hard IP สําหรับ PCI® Express ได้โดยอัตโนมัติ หากมีการกําหนดค่าFPGAหลังจากขั้นตอนการค้นพบ BIOS/OS เสร็จสมบูรณ์

ความละเอียด

กดปุ่มรีเซ็ตบนมาเธอร์บอร์ดเพื่อให้การรีเซ็ตแบบ Warm เกิดขึ้น (ขณะเปิดเครื่องเพื่อเก็บรักษาภาพFPGAไว้) ในกรณีส่วนใหญ่สิ่งนี้ควรเป็นเหตุให้ BIOS/OS ค้นพบอุปกรณ์ที่เชื่อมต่ออีกครั้งและอนุญาตให้มองเห็นFPGAบนลิงก์ PCIe

หรือตรวจสอบให้แน่ใจว่าชุดพัฒนาได้รับการกําหนดค่าก่อนที่ขั้นตอนการค้นพบ BIOS/OS จะเริ่มจากการรีเซ็ตแบบ Cold (ภายใน 100ms) โดยจะทําการจ่ายไฟให้กับชุดเครื่องมือค้นหาภายนอกและจ่ายไฟให้กับเมนบอร์ดเมื่อกําหนดค่าFPGAแล้ว หรือตรวจสอบว่าได้กําหนดค่าFPGAโดยใช้โหมด FPP เท่านั้น

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 16 ผลิตภัณฑ์

Stratix® V GX FPGA

Cyclone® V ST SoC FPGA

Arria® V GX FPGA

Cyclone® V SX SoC FPGA

Stratix® V GS FPGA

Cyclone® V GT FPGA

Stratix® V GT FPGA

Arria® V GZ FPGA

Cyclone® V GX FPGA

Cyclone® V SE SoC FPGA

Stratix® V E FPGA

Intel® Arria® 10 GX FPGA

Intel® Arria® 10 SX SoC FPGA

Intel® Arria® 10 GT FPGA

Arria® V ST SoC FPGA

Arria® V SX SoC FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

ทําไมชุดพัฒนา PCIe ของฉันจึงไม่ระบุและ/หรือแสดงขึ้นบนลิงก์หลังจากโหลดไฟล์โปรแกรม SOF

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์