คำอธิบาย
คุณอาจได้รับคําเตือนนี้ในตัววิเคราะห์เวลาเมื่อใช้งานคอนโทรลเลอร์ DDR2 High-Performance ในอุปกรณ์ Cyclone® IV โดยใช้ซอฟต์แวร์ Quartus® II เวอร์ชั่น 10.0 และก่อนหน้าและหากมีการนําการออกแบบของคุณไปใช้งานในโหมดไฮบริด ตัวอย่างเช่น พิน DQ บนทั้งสองด้านและแถว I/O และ "mem_clk" จะถูกวางไว้ที่ I/O ด้านข้าง ห่วงโซ่ความล่าช้าสําหรับพินนาฬิกาต้องตั้งค่าเป็น 1 ดังนั้น คุณจึงเห็นคําเตือนที่สําคัญนี้
ความละเอียด
หากต้องการลบคําเตือนที่สําคัญนี้ ให้เพิ่มการบ้านต่อไปนี้ไปยังไฟล์ QSF:
set_instance_assignment -name PAD_TO_CORE_DELAY 1 -to mem_clk[0]
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชั่น 10.1