ID บทความ: 000084879 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 07/06/2013

การออกแบบตัวอย่าง Arria II GX PCIe คํานึงถึงปัญหาการบิดเบือนของpll_lockedหรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

ใช่ เมื่อใช้ไฟล์ altpcie_serdes_rs.v สําหรับอุปกรณ์ Arria® II GX รหัสถูกออกแบบมาเพื่อระงับการตรวจสอบtx_digitalresetคล้ายกับpll_locked_soft_logicที่มีอยู่จาก Arria II GX Errata ไม่จําเป็นต้องมีตรรกะผู้ใช้เพิ่มเติมในการบัญชีสําหรับปัญหานี้

สําหรับข้อมูลเพิ่มเติมเกี่ยวกับ erratum นี้ โปรดดูที่ "ตัวส่งสัญญาณสถานะ PLL Lock (pll_locked) " ของแผ่น Arria II GX Errata

Arria II GX Errata Sheet (PDF)

 

ความละเอียด

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Arria® II GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้