ข้อผิดพลาดนี้จะเกิดขึ้นก็ต่อเมื่อคุณแก้ไขไฟล์เอาต์พุต VHDL (.vho) หรือไฟล์เอาต์พุต Verilog (.vo) โดยการลบการอ้างอิงไปยังไฟล์ Standard Delay Format Output (.sdo)
ModelSim จะแจ้งข้อผิดพลาดนี้เมื่อมีการนํา SDO ไปใช้กับอินสแตนซ์ที่ไม่ถูกต้อง ตามค่าเริ่มต้น แล้ว ไฟล์ SDO จะถูกอ้างอิงใน QuartusTM- หรือ MAX PLUS®ไฟล์ VO หรือ VHO ที่สร้างขึ้น II
เมื่อคุณใช้การทดสอบแบบทดสอบเพื่อจําลองไฟล์ VHO หรือ VO ที่สร้างขึ้นโดย Quartus หรือ MAXซอฟต์แวร์ PLUS II ต้องนําไฟล์ SDO ไปใช้กับหน่วยงานใน VHO หรือ ไฟล์ VO ไม่ใช่ไฟล์ทดสอบระดับสูงสุด
หากต้องการใช้ไฟล์ SDO กับอินสแตนซ์ที่ถูกต้อง ให้ทําตามขั้นตอนด้านล่าง:
- เปิดกล่องโต้ตอบ Load Design ใน ModelSim
- คลิกที่แท็บ SDF แล้วคลิกที่ปุ่ม เพิ่ม
- เรียกดูและเลือกไฟล์ SDO
- ในกล่อง นําไปใช้กับภูมิภาค ให้พิมพ์พาธของอินสแตนซ์ที่ควรใช้ไฟล์ SDO
- คลิก ตกลง