ID บทความ: 000084848 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

เหตุใดคอร์ PCIe จึงส่งคืนคําขอที่ไม่รองรับสําหรับคําขออ่านการกําหนดค่า Type0

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อคอร์ PCIe® ถูกปรับตั้งค่าเป็นจุดสิ้นสุด (EP) ID ตัวสมบูรณ์ในพื้นที่กําหนดค่าจะถูกกําหนดโดย type0 Configuration Write request (CfgWr0) คําขออ่านการกําหนดค่า Type0 ที่ตามมา (CfgRd0) ต้องใช้ ID ตัวเสร็จสมบูรณ์นี้ในควดที่สามของรูปแบบส่วนหัว TLP

หากโฮสต์ส่งคําขอ CfgRd0 พร้อม ID การเสร็จสมบูรณ์ที่แตกต่างจากค่าที่ CfgWr0 ก่อนหน้า คอร์จะตอบกลับด้วยข้อความคําขอที่เสร็จสมบูรณ์ที่ไม่รองรับ

ในการแก้ไขปัญหานี้ โปรดตรวจสอบว่า ID ตัวเสร็จสมบูรณ์ในคําขอ CfgRD0 ต้องเป็นค่าเดียวกับที่ CfgWr0 ก่อนหน้ากําหนด

บทความที่เกี่ยวข้อง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 6 ผลิตภัณฑ์

Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้