ID บทความ: 000084847 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/05/2013

ทําไมการอ่านจาก Megafunction การกําหนดค่า PLL ใหม่ของ Altera®ของฉันล้มเหลว

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อทําการอ่านจากพอร์ต Avalon®-MM slave บนเมกะฟังก์ชันการกําหนดค่า PLL ใหม่ Altera® mgmt_waitrequest ไม่ถูกต้องตามที่ระบุไว้ใน ข้อกําหนดอินเทอร์เฟซ Avalon (PDF) ซึ่งจะนําไปสู่หลัก Avalon-MM ที่อ่านข้อมูลที่ไม่ถูกต้อง

    ความละเอียด

    สามารถดาวน์โหลดโปรแกรมแก้ไข Quartus® II 12.0sp2, 2.dp9d ได้จากลิงก์ด้านล่าง

    ต้องติดตั้งโปรแกรมแก้ไขนี้หลังจากติดตั้งแพตช์ dp9 ที่มีอยู่จากโซลูชันที่เกี่ยวข้อง "ฉันจะจัดการกับปัญหาซอฟต์แวร์ที่ทราบสําหรับ Stratix® V, Arria® V และ Cyclone®อุปกรณ์ V ในซอฟต์แวร์ Quartus® II เวอร์ชัน 12.0sp2 ได้อย่างไร"

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus®II เวอร์ชัน 12.1sp1 และแพตช์อุปกรณ์เป็น 12.0sp2

    บทความที่เกี่ยวข้อง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้