ID บทความ: 000084806 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/06/2012

ข้อผิดพลาดในการสอบเทียบที่เป็นไปได้สําหรับอินเทอร์เฟซ DDR2 และ DDR3 บนอุปกรณ์ Arria V, Cyclone V และ Stratix V

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อผลิตภัณฑ์ DDR2 และ DDR3

    อาจมีการผสมผสานของอุปกรณ์และบอร์ดบางอย่าง การสอบเทียบล้มเหลว ในระหว่างการปรับเทียบล้มเหลว การดีบัก EMIF ชุดเครื่องมืออาจรายงานข้อผิดพลาดต่อไปนี้:

    Error: Read Calibration - No working DQSen phase found

    ข้อผิดพลาดนี้อาจระบุว่าขั้นตอนการสอบเทียบล้มเหลว เพื่อให้ DQS เสร็จสมบูรณ์ ให้เปิดใช้งานการสอบเทียบ

    ปัญหานี้อาจมีแนวโน้มที่จะเกิดขึ้นกับอินเทอร์เฟซ DDR3 ทํางานที่ความถี่ 667 MHz หรือสูงกว่า

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการดาวน์โหลดแพทช์อุปกรณ์ ดูได้ที่นี่: http://www.altera.com/support/kdb/solutions/rd06202012_726.html

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA
    Cyclone® V FPGA และ SoC FPGA
    Stratix® V FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้