คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II ซอฟต์แวร์การจําลอง ModelSim อาจสร้างข้อผิดพลาดนี้เมื่อคอมไพล์รหัส SystemVerilog ที่สร้างขึ้นโดย State Machine Editor รหัสที่สร้างขึ้นโดย State Machine Editor ไม่สอดคล้องกับข้อมูลจําเพาะ SystemVerilog อย่างไรก็ตาม โปรดทราบว่าการสังเคราะห์ Quartus II ไม่ได้สร้างข้อผิดพลาดสําหรับรหัสนี้
ความละเอียด
หากต้องการแก้ไขปัญหาให้แก้ไขรหัส SystemVerilog ที่สร้างขึ้นโดย State Machine Editor เปลี่ยนการประกาศสัญญาณเป็นประเภทตัวแปร เช่นreg
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต