คอนโทรลเลอร์ DMA ที่มีอยู่ใน SOPC Builder จะถ่วงเวลาหากสารบัญหรือส่วนประกอบปลายทางสํารองเป็นเหตุให้ FIFO ในคอนโทรลเลอร์ DMA ไปถึงสถานะว่างเปล่าหรือเต็ม นอกจากนี้ยังมีปัญหาที่ทราบเมื่อ DMA ทําการอ่านจากส่วนประกอบความหน่วงแฝงต่ํา เช่น SSRAM หรือหน่วยความจําบนชิป บางครั้งความหน่วงแฝงภายในของคอนโทรลเลอร์ DMA นั้นสูงกว่าความหน่วงแฝงในการอ่านของส่วนประกอบที่เชื่อมต่อกับมาสเตอร์การอ่าน DMA บางครั้งจึงทําให้อัตรารับส่งข้อมูลลดลง
ปัญหานี้เกิดขึ้นเมื่อส่วนประกอบที่เชื่อมต่อกับมาสเตอร์การอ่าน DMA มีความหน่วงแฝงของรอบนาฬิกา 0-3 เพื่อเพิ่มทรูพุตการถ่ายโอน เพิ่มความหน่วงแฝงในการอ่านของส่วนประกอบที่เชื่อมต่อกับหลักการอ่าน DMA หากส่วนประกอบไม่มีการตั้งค่าความหน่วงแฝงในการอ่าน คุณสามารถเพิ่มความหน่วงแฝงโดยการใส่ไปป์ไลน์ Bridge ระหว่างมาสเตอร์การอ่าน DMA และส่วนประกอบ สามารถเชื่อมโยงไปป์ไลน์เข้าด้วยกันเพื่อเพิ่มเวลาแฝงในการอ่านมากกว่าหนึ่งรอบของเวลาในการอ่านให้กับส่วนประกอบ
เมื่อเพิ่มไปป์ไลน์บริดจ์ ขอแนะนําให้ตั้งค่าที่อยู่ Bridge Slave ไปยัง0x0 ซึ่งจะช่วยป้องกันไม่ให้พื้นที่แอดรสของระบบของคุณเปลี่ยนแปลงไป เพื่อเพิ่มความหน่วงแฝงในการอ่านของส่วนประกอบที่เชื่อมต่อกับ Tri-State Bridge คุณสามารถเปิดใช้งานการลงทะเบียนเพิ่มเติมในการตั้งค่า Tri-State Bridge ซึ่งเพิ่มเวลาแฝงในการอ่านด้วยรอบนาฬิกาหนึ่งรอบ