คุณจะเห็นข้อความแสดงข้อผิดพลาดนี้ในซอฟต์แวร์ Quartus® II เมื่อใช้ชุดฟังก์ชันเมก้า ALTCLKCTRL สําหรับพาธภายนอกและพอร์ต 'ena' ซึ่งมีผลต่อ Stratix®ตระกูลอุปกรณ์ V, Arria® V และ Cyclone® V
การตั้งค่าทางกฎหมายเดียวที่รองรับสําหรับวิธีการลงทะเบียนพอร์ต 'ena' คือ "ขอบของนาฬิกาอินพุต" อย่างไรก็ตาม เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus II ถึงเวอร์ชั่น 13.0 SP1 คุณจะได้รับข้อผิดพลาดต่อไปนี้ในระหว่างการคอมไพล์การออกแบบเมื่อใช้ตัวเลือกนี้ในฟังก์ชันเมก้า ALTCLKCTRL:
ข้อผิดพลาด (15845): ค่าที่ผิดกฎหมาย "falling edge" สําหรับพารามิเตอร์ ena_register_mode ใน Clock Enable Block "<altclkctrl instance name> sd1" -- ต้องลงทะเบียนค่าสองเท่าเมื่อใช้อินพุต ena และประเภทสัญญาณนาฬิกาเป็น "เอาต์พุตสัญญาณนาฬิกาภายนอก"
หากคุณต้องการใช้ชุดฟังก์ชันเมก้า ALTCLKCTRL สําหรับพาธภายนอกและพอร์ต \'ena\' ในตระกูลอุปกรณ์ที่ได้รับผลกระทบ ให้ติดต่อ mySupport และระบุหมายเลขอ้างอิงต่อไปนี้สําหรับการแก้ไขปัญหา: rd08082013_561
ปัญหานี้ได้รับการแก้ไขใน Intel® Quartus® 13.1