ID บทความ: 000084748 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมฉันถึงเห็นการละเมิดเวลาการตั้งค่าในอินเทอร์เฟซ QDR II ของฉันเมื่อเปิดใช้งานการคอมไพล์ซ้ําอย่างรวดเร็วในโครงการ Quartus II ของฉัน

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาคุณสมบัติ Rapid Recompile ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.0 SP1 และก่อนหน้า คุณอาจเห็นการละเมิดเวลาการตั้งค่าในอินเทอร์เฟซ QDR II ของคุณบนพาธที่ข้ามจากการลงทะเบียนอินพุต DDIO (ใช้งานในเซลล์ I/O) กับแกนของFPGA

    ตัวอย่างของพาธที่ล้มเหลวทั่วไปแสดงไว้ด้านล่าง:

    จาก:
    |memphy_top_inst|umemphy|uio_pads|uread_pads|read_capture[0].uread_dq_dqs|input_dq_3_ddio_in_inst|regouthi

    ถึง:
    |memphy_top_inst|umemphy|uread_datapath|read_buffering[0].read_subgroup[1].uread_fifo|data_stored*

    เพื่อหลีกเลี่ยงปัญหานี้ ให้ปิดคุณสมบัติ Rapid Recompile

    ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

    ความละเอียด

     

    บทความที่เกี่ยวข้อง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้