เนื่องจากไฟล์ไลบรารี Verilog ที่เข้ารหัสหายไป คุณอาจเห็นข้อความแสดงข้อผิดพลาดด้านล่างเมื่อจําลองเวอร์ชั่น VHDL ของฟังก์ชัน 10Gb Ethernet MAC MegaCore® ที่สร้างขึ้นในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0 โดยใช้ ModelSim® ซึ่งเกิดขึ้นเฉพาะกับ VHDL และไม่ใช่ Verilog เมื่อคุณมีใบอนุญาตใช้งานภาษาเดียวของ ModelSim
#* ข้อผิดพลาด: ไม่สามารถรับใบอนุญาตการจําลอง Verilog ได้ ไม่สามารถตรวจสอบคุณสมบัติสิทธิ์การใช้งานเหล่านี้ได้: msimhdlmix qhsimvl; หรือ msimhdlsim# ** ข้อผิดพลาด: (vsim-3039) ./. AlteraTenGigMac.vhd(4743): การสร้างอินสแตนซ์ของ 'altera_avalon_st_pipeline_stage' ล้มเหลว
มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0 ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.22 จากลิงก์ที่เหมาะสมด้านล่าง:
- ดาวน์โหลดเวอร์ชัน 13.0 patch 0.22 สําหรับ Windows (.exe)
- ดาวน์โหลดเวอร์ชัน 13.0 patch 0.22 สําหรับ Linux (.run)
- ดาวน์โหลด Readme สําหรับซอฟต์แวร์ Quartus II เวอร์ชัน 13.0 patch 0.22 (.txt)
ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต