ID บทความ: 000084739 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 30/04/2014

คําเตือน (12283): ไม่รองรับINPUT_TERMINATIONการมอบหมายบนตัวรับส่งสัญญาณ refclk buf/pin

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย ไม่สามารถใช้อุปกรณ์ Arria® V Cyclone® V และ Stratix® V กับการมอบหมายINPUT_TERMINATIONบนพินตัวรับส่งสัญญาณได้
ความละเอียด

เปลี่ยนINPUT_TERMINATIONพิน เป็น \'Transceiver Dedicated Refclk Pin Termination\' และเลือกการบ้านไฟล์การตั้งค่า Quartus®(QSF) ที่เหมาะสม
ดูข้อมูลเพิ่มเติมเกี่ยวกับวิธีการใช้งานที่ได้รับมอบหมายเหล่านี้ได้ที่ Altera Transceiver PHY IP Core Guide

เช่น ไฟล์ .qsf จะปรากฏด้านล่างหากมีการใช้ตัวเลือกDC_COUPLING_INTERNAL_100_OHM:

set_instance_assignment -name XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_EXTERNAL_100_OHMS -to

บทความที่เกี่ยวข้อง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 12 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้