ID บทความ: 000084716 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไม Quartus II จึงกําหนดมาตรฐาน I/O ที่ไม่ถูกต้องสําหรับพิน refclk บนArria II GX/GZ และอุปกรณ์ IV GX/GT Stratixสําหรับอินสแตนซ์ ALTGX

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    Quartus® II กําหนดมาตรฐาน I/O สําหรับพิน refclk บนArriaอย่างไม่ถูกต้อง® II GX/GZ และStratix® อุปกรณ์ IV GX/GT สําหรับอินสแตนซ์ ALTGX หากคุณไม่ได้กําหนดมาตรฐาน I/O refclk ที่ถูกต้องให้กับพอร์ต pll_inclk ด้วยตนเอง  Quartus II กําหนดมาตรฐาน I/O เริ่มต้นทั่วไปที่ตั้งค่าโดยผู้ใช้ในการออกแบบโดยอัตโนมัติ ซึ่งนําไปสู่การตั้งค่ามาตรฐาน I/O ของ 2.5V ไม่ถูกต้องไปยังพิน REFCLK

    ความละเอียด

    กําหนดมาตรฐาน Refclk IO ที่ถูกต้องให้กับพิน pll_inclk ด้วยตนเอง 

     

    ปัญหานี้จะได้รับการแก้ไขในรุ่น Quartus II ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Arria® II GX FPGA
    Arria® II GZ FPGA
    Stratix® IV FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้